(54) SEMICONDUCTOR MEMORY DEVICE

(11) 63-166260 (A) (43) 9.7.1988 (19) JP


(21) Appl. No. 61-314113 (22) 27.12.1986

(71) MITSUBISHI ELECTRIC CORP (72) KIYOTO WATABE

(51) Int. Cl. H01L27/10

PURPOSE: To make the soft error resistance high by inserting resistors and transistors connected in parallel between the drain and the gate where the flip flops included in a memory cell are cross-connected, and simultaneously connecting the respective gates of the transistors to a word line.

CONSTITUTION: In the store state, a word line W is set to a "L"-level and transistors Q₇, Q₈ are in an OFF state, so common node points a, c are equivalently connected by a resistor R₁, and common node points b, d are equivalently connected by a resistor R₂. In the read state, the word line W is set to a "H"-level, so the transistors Q₇, Q₈ come into an ON state. For this, the respective resistance values between the common node points a, c and between the common node points b, d remarkably decrease. In the write state, since the word line W is set to the "H"-level, the resistances of the transistors Q₇, Q₈ have remarkably decreased. With this, a device having a high soft error resistance but having a fast transient response at the writing time can be obtained.



⑩日本国特許庁、JP)

⑩特許出願公開

⑩公開特許公報(A)

昭63-166260

@Int Cl.4

識別記号

厅内整理番号

④公開 昭和63年(1988)7月9日

H 01 L 27/10

381 8624-5F

審査請求 未請求 発明の数 1 (全6頁)

半導体記憶装置 会発明の名称

> 顧 昭61-314113 ②符

頤 昭61(1986)12月27日 の出

設 代 登 仓羟 明 者 渡 部

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

三菱電機株式会社 人 出出 鶏

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増進 外2名 念代 理

1. 発明の名称

半耳体記位设置

2. 付許請求の范囲

(1) 複数のメモリセルを列方向および行方向に それぞれ配列して構成され、

前記さりモリセルは、少なくとも、第1および 第2のトランスファ・トランジスタ、第3台よび 追しのドライバ・トランジスタ、第5および第6 のロード・トランジスタを含み、

前記第1および第2のトランスファ・トランプ スタの各ドレインは、前記ろとモリセルを列方向 に貫通するピット練対に、それぞれ個別に接続さ

前足事1および第2のトランスファ・トランジ スタの各ゲートは、前記各メモリセルを行方回に 貫通するフード頃に共通に接続され、

前記集しのトランスファ・トランジスプカソー

共通節点で、前記消でのトランスファ・トランジ スタのソース。正ものドライバ・トランジスタの ドレイン、引ものロード・トランジスタのドレイ ンは重2の共通節点で、それぞれ接続され、

角記示ものドライバ・トランジスタおよび前記 蒸 6 のロード・トランジスタの各ゲートは第 3 の 共雄訂点で、南記第3のドライバ・ドランジスタ および前記落ちのロード・トランジスタの各ゲー 下は第4の共通節点で、それぞれ接続され、

前記第1および第1の共通節点間は、並列接続 された五1の抵抗に毎1のトランジスタとを介し て、利見事でおよび罪しの共通部点間は、並列接 はされた第2の抵抗と第8のトランジスクとを介 して、それぞれ接続され、

前記形でおよび落るのトランジスタの各ゲート に、ワード頃に接続されていることを特位とする 不可体处信贷款。

1. 免例の詳細な説明

BEST AVAILABLE COPY

持開昭63-166260(2)

トエラー耐量の高いメモリセルを値えたスタティック型の半導体記憶装置に関する。

(従来の技術)

第3回は、このような従来の半導体配位設置の メモリセルの構成を示した回路図である。

トランスファ・トランジスタQ. のドレインは

ピット線目に接続され、トランスファ・トランジスクロ、のドレインは相様的ピット建立に接続されている。また、トランスファ・トランジスタロ、、ロ、のなゲートは、ワード線Wに共通に接続されている。

トランスファ・トランジスタQ,のソース、ドライバ・トランジスタQ,のドレイン、ロード・トランジスタQ,のドレインは共通額点ュで接続されている。一方、トランスファ・トランジスタQ。のソース、ドライバ・トランジスタQ。のドレインは共通節点 b で接続されている。

ドライバ・トランジスタQ。およびロード・トランジスクQ。の各ゲートは共通部点にで接続されている。一方、ドライバ・トランジスタQ。およびロード・トランジスタQ。の各ゲートは共通部点はで接続されている。

また、ロード・トランジスタQ。. Q。の各ソースは電源ラインVccに接続され、ドライバ・トランジスタQ。. Q。の各ソースはグランドVti

に接続されている。

そして、上述した共通節点 a. c間は低抗 R. を介して接続され、共通節点 b. 4 間は低抗 R. を介して接続されている。

次に、上述した構成のメモリセルを構えた事意 体記位复議の動作を説明する。

ノモリセルの状態として、(1)ストア、(4) 読み出し、(4)書き込みの三つの状態がある。

(1) ストア状態において、ワード観Wは「し」 レヘルに設定され、トランスファ・トランジスタ Q. . Q. はOFF状態になっている。したがっ て、ノモリセルの動作は、ドライバ・トランジス フコ、とロード・トランジスクQ。とからなる事 i (ンパークと、ドライバ・トランジスクQ。と ロード・トランジスタQ。とからなる事 2 インパータと、は明することができる。

- 京(図は、共通語点はそ人力、共通語点はそ出 うとする示しインパータの伝達曲線々と、共通語 点にを入力、共通語点を出力とする異なインパ 伝達曲は a と伝達曲は g との交点 A. Bが安定点 である。動作点が A にあればデータ「1」ストア に対応し、一方、動作点が B にあればデータ「 G 」 ストアに対応する。

レベルになっている共通五点ものレベルも若干派 マセエ

(ま) 次に、データのごき込み動作を説明する。 例えば、初期状態として、共通距点率が「日」 レベルに、共通超点りが「しょレベルになってい るとする。このデータを反転させるには、トラン スファ・トランジスタQ。。Q。モON状態にし、 さき込み ドライバ (図示せず) を用いて、ピット 設日を強弱的に「L」レベルに、相補的ピット級 日を独耕的に「H」レベルにする。そうすると、 共通節点3の電位は、「H」レベルから、トラン スファ・トランジスタQ, とロード・トランジス クロ、とのオン抵抗比で決まる『し』レベルに反 妊する。一方、レベル変化した共通節点2の電位 は、抵抗R。と、ドライバ・トランジスタQ。お よびロード・トランジスタQ。の各ゲート容量と の似で定まる時定数に応じて第2インパータ側に 伝達される。これにより、ドライバ・トランジス タQ。がOFF状態に、ロード・トランジスタQ。 がON状態に、それぞれ変化して、共通前点もの

一方、ON状態になっているトランジスタQ。
(Q。) は、前述した共通節点 b (a) の電位が 低下(上昇) するのを陶制しようとする。しかし、 共通節点 a (c) に伝達された電位低下(上昇) ばが大きい場合、回ち、上述した時定数が小さい 場合、フリップフロップが反転し、ソフトエラー で生じる。

語 5 図は、ソフトエラーによるフリップフロップの反転現象を示した以所図である。同図(4)は、低抗R。 (R.) と、トランジスタ Q.。 Q. (Q.) の各ゲート容量との語で定まる時定数が小さいために、共通節点は (c) に伝達された電位低下(上昇) 幅がトランジスタ Q. (Q.) の即制作用よりも大きくなり、その情楽、フリップフロップが反転した状態を示している。一方、同図(4)は、例記り定数が大きいために、トランジスタ Q. (Q.) の声制作用がまさり、フリップフロップが反転しなかった状態を示している。

そこで、従来の半導体記憶質変は、抵抗R。

特開昭63-166260(3)

電はが「L」レベルから「H」レベルに上昇する。 このようにしてフリップフロップの反転さき込み がはでする。

次に、上述したメモリセルに発生するソフトエ ラーについて説明する。

ソフトエラーは、上述した各トランジスタQ』、
Q。、Q。のうち、OFF状態のトランジスクのドレインで起こりやすい。例えば、共通節点 かの電位が「L」レベルで、共通節点 かのでは が「H」レベルでストアされている場合、ソフトエラーはトランジスタQ。、Q。に発生しやすい。今、仮にαはあるいは他の何電な子がQ。(Q、のでは、電子・正凡が分離され、共通の空乏層では、電子・正凡が分離され、共通節点 b(a)の電位が一時的に低(A)のでは、大力のでは、なる。そして、このときの共通節点 b(a)の電位 は、抵抗R。(R。)と、トランスタQ。。Q。(Q。。Q。)の各ゲート容量との優で定される。
定文に応じて、共通節点 d(c)に伝達される。

位変勢を抑えて、ソフトエラー耐盛を高くしてい ェ

(免明が解決しようとする問題点)

しかしながら、従来の半導体記憶装置は、ソフトエラー耐量を高めるために、メモリセルに含まれるフリップフロップの交換接されたドレインとゲート間に抵抗R...R..を挿入しているが、その抵抗値が高くなると、抵抗R...(R..)と、トランジスタロ...Q..(Q...Q..)の各ゲート容量との積で定まる特定数が大きくなり、そのために書き込み時の過度応答性が遅くなるという問題点がある。

この免別は、このような問題点を解決するためになされたものであって、ソフトエラー 耐量が高く、しかも、含ま込み時の過度応答性の違い半速 は足也装置を提供することを目的としている。 (問題点を解決するための手段)

この急明に係る半導体記憶装置は、メモリセル に含まれるフリップフロップの交互提携されたド 2)の抵抗と語1(第8)のトランジスタとを挿 人するとともに、前足器1および第8のトランジスクの音ゲートをフードはに接続している。

(作用)

この見明においては、ストア状態では第1 および第8のトランジスタはOFF状態になっており、前辺交及接続されたドレインとゲート間は、第1 および第2の抵抗で接続されるから、ソフトエラー引量は高くなる。一方、さき込み時は、第1 および第8のトランジスタがON状態になり、前辺交及接続されたドレインとゲート間は低抵抗になるので、過度応答性が適くなる。

(定路明)

以下、この発明の実施例を図に基づいて説明す ス

<u> 邓1 実施例</u>

第1回は、この発明の一実施例に係る事務体記憶装置のメモリセルの構成を示した函数図である。 同団において、第3回に示した健康別と同一符号は、同一部分を示しているから、ここでの説明

れて、ソフトエラー舒度が高くなる。

(1) 読み出し状態において、ワード編Wは「H」レベルに設定されるから、トランジスタ Q。。 は O N 状態になる。そのため、共通節点 b。 d 間の各域沈値は著しく 低下する。しかし、読み出し動作では、共通節点 a。 b の電位が、ピット繰対 B。 耳に伝えられるだけであるから、共通節点 a。 c 間および共通節点 b。 d 間の抵抗値の減少が、読み出し動作に与える形容はほとんどない。

(目) 書き込み状態では、前記読み出し状態と同様に、ワードはWが「H」レベルに設定されるから、トランジスクロ、、Q。の抵抗は著しく低下している。例えば、初期状態として、共通部点。が「H」レベルに、共通部点をか「L」レベルになっているとする。このデータを書き換えるために、トランスファ・トランジスタロ、、Q。をON状態にするとともに、書き込みドライバ(図

は苦めする。

以下、この実施別の特徴を説明する。

共通語点 a. c間に持入された低抗 R. に N型 のトランジスク Q. が並列に接続され、共通語点 b. 4 間に挿入された低抗 R. に N型 のトランジスタ Q. が並列に接続されている。トランジスタ Q. の るゲートはワード 様 W に 共適に接続されている。

次に、この実施別の動作を説明する。

(1) ストア状態において、ワード級Wは「し」
レベルに設定され、トランジスタQ。. Q。はOF
F状態になっているから、共通節点 a。 c 間は等
値的に低抗 R。で接続され、また、共通節点 b。
は間は等値的に低抗 R。で接続されていることに
なる。したがって、抵抗 R。(R。)と、トランジスタQ。. Q。(Q。)の各ゲート容量
との位で定まる時定数が大きくなるから、 33 選
に示した 従来例と同様に、OFF状態になってい
るトランジスタのドレインに a 観などが入射する
ことによる共通節点 a (c)の電位変動が抑えら

・トランジスタQ。およびロード・トランジスタQ。のON抵抗比で定まる電位にまで低下する。 共通節点 a の電位変化は、トランジスタQ。のON抵抗比で定まる電位にまで低下する。 外低抗と抵抗R。との並列抵抗強と、トランジス タQ。。Q。の各ゲート容量との様で定まる時定 故に応じて、共通語点。例に伝達される。抵抗R。 に比較してトランジスタQ。のON抵抗は共通の は、ドライバ・トランジスタQ。がOFFR域に なり、共通語点しなが「し」と、サスプロでは なり、共通語点し、フリップの反転物作が が、共通語し、フリップの反転物作が が、共通語のうちに行われる。

T. Z. T. LE SH

耐起語!実施別では、トランジスタQ・、Q・にN型トランジスタを使用したが、これは第2回に示したようなP型トランジスタQ・・・Q・・モルンジスタQ・・・Q・・のでは、トランジスタQ・・・Q・・のでは、サーブにおいは人とはにパーエいるから、

排開昭63-166260(5)

来の半導体記憶装置のメモリセルの構成を示した 回路図、京(図は耐記集集例の半点体記憶装立の 直设特性図、第5回は前記は決別のソフトエラー の以明図である。

囚において、Q。、 Q。 はトランスファ・トラ ンジスタ、Q,,Q.はドライバ・トランジスタ、 Q,, Q, はロード・トランジスク、Q,, Q, はトランジスタ、R. . R. はほ抗、B. 百はピ ット級対、Wはワードは、a. b. c. dに共通 35点である。

なお、図中周一符号は同一または相当部分を示 T.

代理人


ドロwの論理を过にしたフードは甲に接続される。 このような事で実施例によっても、窮逃した事! 実施到の場合と関係の効果を得ることができる。 (発明の効果)

以上のように、この発明によれば、メモリセル に含まれるフリップフロップの交差接続されるド レインとゲート間に、並列接続された抵抗R。


(R。)とトランジスタ Q。(Q。)を挿入す るとともに、府記トランジスタ Q,. Q。の各ゲ ートをフード疑w(またはw)に接続したので、 ストア特には前記ドレインとゲート間の抵抗技が 高くなってソフトエラー刷量を高くすることがで き、また、さき込み時には前記ドレインとゲート 間の低抗値が低くなって過渡応答性を述くするこ とができる。

4. 図版の簡単な以明

第1回はこの発明の第1実施例に係る半導体と 也な双のノモリセルの構成を示した回路図、第2 団はこの発明の第2 実施例に係る半導体記位装置 のノモリセルの構成を示した国路図、第3図はは




QぃQı:トランスファ・トランジスァ




待開昭63-166260(6)


第 4 図

क्रा ३ छ्य






त्रा 5 020 (m.)



50 5 BKI (b.)



BEST AVAILABLE COPY